文章(zhang)來源：中國電(dian)子信息產(chan)業集團(tuan)有(you)限公司 發布時間：2022-05-21
10．鳳凰(huang)系列FPGA產品
【所屬領域】核心電子元(yuan)器件、5G、新基(ji)建(jian)
【中央企業(ye)名稱】中國電子信息產業(ye)集團有限公(gong)司
【技(ji)術產品(pin)簡介】PH1系列芯片是安路科技(ji)首款高端系列芯片產品(pin)，采用(yong)先進的28nm工(gong)藝、包含127K邏輯(ji)單元、高速串行的I/O、豐富的存儲(chu)資源(yuan)(yuan)和IP資源(yuan)(yuan)，定位(wei)高性能可編程邏輯(ji)市場。
【產品圖片】
圖1
圖2
【與國外同類技術產品對比(bi)情況】
技術對比情況：領先
價格對比情況：相當
國外技術產品廠家(jia)及名稱(cheng)：Xilinx Virtex7/Kintex7/Artix7
【技術指標】
1．邏(luo)輯結(jie)(jie)構：雙LUT5結(jie)(jie)構，等效(xiao)LUT4邏(luo)輯規模為127872
最(zui)大用(yong)戶(hu)IO數量(liang)達(da)400
2．工(gong)(gong)藝：28nm HPC+工(gong)(gong)藝
3．分(fen)布式(shi)(shi)和嵌(qian)入(ru)式(shi)(shi)存(cun)儲器 ：最大支(zhi)持1.7Mbits分(fen)布存(cun)儲器、最大支(zhi)持5.6Mbits 嵌(qian)入(ru)塊(kuai)存(cun)儲器、嵌(qian)入(ru)塊(kuai)存(cun)儲器容量為20Kbits、偽雙(shuang)口模(mo)式(shi)(shi)支(zhi)持位寬16K*1到512*40、真雙(shuang)口模(mo)式(shi)(shi)支(zhi)持位寬16K*1到1K*20、支(zhi)持ECC模(mo)式(shi)(shi)、專(zhuan)用(yong)FIFO控制邏(luo)輯(ji)。
4．DSP：內置212個DSP單元(yuan)，可支持兩輸(shu)入加法器(qi)、三輸(shu)入加法器(qi)、乘法器(qi)和算(suan)術邏輯(ji)單元(yuan)，擴展功(gong)能：多位寬運算(suan)，級(ji)聯快(kuai)速互連實現寬位寬的加法、乘法、邏輯(ji)運算(suan)。
5．源同(tong)步輸(shu)入/輸(shu)出(chu)接口：輸(shu)入/輸(shu)出(chu)單元包(bao)含DDR寄存(cun)器支(zhi)持DDRx1、DDRx2模(mo)式
6．輸(shu)入/輸(shu)出緩沖(chong)器
7．時(shi)鐘(zhong)(zhong)資源：提(ti)供高效靈活的層次化時(shi)鐘(zhong)(zhong)、32路(lu)全(quan)局時(shi)鐘(zhong)(zhong)網絡（GCLK）驅動全(quan)局、多(duo)區域(yu)時(shi)鐘(zhong)(zhong)（MLCLK）驅動相(xiang)鄰區域(yu)、區域(yu)時(shi)鐘(zhong)(zhong)（LCLK）驅動本區域(yu)、I/O時(shi)鐘(zhong)(zhong)（IOCLK）為高速I/O接口提(ti)供高性能時(shi)鐘(zhong)(zhong)、最多(duo)支持12個PLLs用于頻率(lv)相(xiang)位(wei)合成、單個支持7路(lu)時(shi)鐘(zhong)(zhong)輸出（支持取反輸出）、占空比(bi)調整、相(xiang)位(wei)調整、支持小(xiao)數分頻、動態(tai)相(xiang)位(wei)調整、動態(tai)配置(zhi)、時(shi)鐘(zhong)(zhong)展(zhan)頻（SSC）
8．SERDES：多達(da)8通(tong)道的(de)高速(su)串行收發器、通(tong)道支持從1.2Gbps到12.5Gbps的(de)速(su)率、集成一(yi)個(ge)PCI Express的(de)硬核，支持GEN1/2/3，支持X1和X2模式、支持CPRI、SGMII、JESD204B、SRIO、XAUI、RXAUI、1000BASE-KX、10GBASE-KX4、CEI等多種協議(yi)
9．內(nei)置PVT電壓(ya)溫(wen)度檢測(ce)(ce)模塊(kuai)：兩個(ge)高精度PVT電壓(ya)溫(wen)度檢測(ce)(ce)模塊(kuai)，支持電壓(ya)和溫(wen)度的實(shi)時監測(ce)(ce)
10．BSCAN：兼(jian)容IEEE-1149.1
11．SEU檢(jian)錯和(he)糾(jiu)錯：支持單bit檢(jian)錯和(he)糾(jiu)錯、支持雙bit檢(jian)錯、錯誤(wu)注入
12．封裝：SFG676 Fine pitch BGA、Green，27mm x 27mm, 1mm pitch、GCG324 caBGA、Green, 15mm x 15mm, 0.8mm pitch
【責任編輯：家正】
